首页> 外文期刊>インタ-フェ-ス >Nios Ⅱと自作周辺回路の八ード&ソフト混在デバッグ
【24h】

Nios Ⅱと自作周辺回路の八ード&ソフト混在デバッグ

机译:Nios II和自制外围电路的混合模式和软件调试

获取原文
获取原文并翻译 | 示例

摘要

今回はFPGA評価ボードDEOを用いて,ソフト·コアCPU「Nios Ⅱ」に自作周辺回路を付加したシステムの検証を行ってみます.不具合の原因が周辺回路のハードウェアなのか,制御するソフトウェアなのか判別するためには,FPGA内蔵ロジック•アナライザ機能「SignalTap Ⅱ」の利用が欠かせません.Nios Ⅱのデバッグ環境Nios Ⅱ EDS(Embedded Design Suit)も使うので手順が少々複雑です.最初にバスの動作を確認し,続いて応用的な機能を使った波形観測も行ってみます.
机译:这次,我们将使用FPGA评估板DEO来验证将自制外围电路添加到软核CPU“ Nios II”的系统。故障的原因是外围电路硬件还是控制它的软件。为了确定是否需要使用带有内置FPGA的信号分析仪功能“ SignalTap II”,由于还使用了Nios II调试环境Nios II EDS(嵌入式设计套件),因此过程有些复杂。确认操作,然后使用应用的功能尝试观察波形。

著录项

  • 来源
    《インタ-フェ-ス》 |2015年第2speca期|98-107|共10页
  • 作者

    小林 優;

  • 作者单位
  • 收录信息
  • 原文格式 PDF
  • 正文语种 jpn
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号