首页> 外文期刊>インタ-フェ-ス >RISC-VコアのHDL記述の実際
【24h】

RISC-VコアのHDL記述の実際

机译:RISC-V内核的实际HDL描述

获取原文
获取原文并翻译 | 示例
       

摘要

本特集で紹介しているRISC-Vは,今回の特集のためにスクラッチからHDLソースを書き起こしました.まさにFPGAマガジン版ともいうべき実装となっています.なお記述言語としては,筆者が得意なVerilog HDLを採用しました. FPGA開発ツールのプロジェクト名やHDLソースの基本ファイル名としては,次の命名ルールを考えました.
机译:对于此特殊功能中引入的RISC-V,我们已从头开始转录了该特殊功能的HDL源代码,正是这种实现应称为FPGA杂志版本。采用Verilog HDL,FPGA开发工具的项目名称和HDL源的基本文件名考虑以下命名规则。

著录项

  • 来源
    《インタ-フェ-ス》 |2017年第9suppla期|34-37|共4页
  • 作者

    石原 ひでみ;

  • 作者单位
  • 收录信息
  • 原文格式 PDF
  • 正文语种 jpn
  • 中图分类
  • 关键词

  • 入库时间 2022-08-18 01:35:38

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号