...
机译:布线能力受限的多位触发器结构,可降低时钟功耗
College of Engineering, Chung-Hua University, Hsinchu, Taiwan, ROC;
Department of Computer Science and Information Engineering, Chung-Hua University, Hsinchu, Taiwan, ROC;
Flip-flop; Clock power; Routability; Placement;
机译:用于降低时钟功率的多位触发器的合成
机译:松散耦合的多位触发器分配,以降低功耗
机译:使用多位触发器降低功耗的有效方法
机译:构造约束多位触发器以降低时钟功率
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:使用MRAM-CMOS非易失性触发器的细粒度电源门控
机译:使用多个电压岛设计的多位触发器时钟网络省电