机译:可轻松测试的高速乘法器的C可测试4-2加法器树
Graduate School of Informatics, Kyoto University, Kyoto-shi, 606-8501 Japan;
rnSanyo Semiconductor Co., Ltd., Gunma-ken, 370-0596 Japan;
rnGraduate School of Informatics, Kyoto University, Kyoto-shi, 606-8501 Japan;
multiplier; design for testability; 4-2 adder tree; C-testability;
机译:可轻松测试的高速乘法器的C可测试4-2加法器树
机译:使用8-2和4-2加法器压缩机的高速华莱士树乘法器设计
机译:基于新的二进制有符号数字加法树结构的高速模块化乘法器
机译:基于新的二进制有符号数字加法器树结构的高速模块化乘法器
机译:高速加法器和阵列乘法器的动态电流模式逻辑电路的分析和设计。
机译:两个新颖的低功耗高速动态碳纳米管全加电池
机译:用于易于测试的高速乘数的C可测试的4-2加法器树