机译:粗粒电源门控FPGA架构的区域定位布局算法
Graduate School of Information, Production and Systems, Waseda University, Kitakyushu-shi, 808- 0135 Japan;
Graduate School of Information, Production and Systems, Waseda University, Kitakyushu-shi, 808- 0135 Japan;
Graduate School of Information, Production and Systems, Waseda University, Kitakyushu-shi, 808- 0135 Japan;
FPGA; low power; region; hierarchical design; power con- sumption;
机译:粗粒电源门控FPGA架构的区域定位布局算法
机译:粗粒度电源门控FPGA架构的低功耗布局和布线
机译:用于在可重配置FPGA阵列上调度粗粒度任务链的元算法
机译:数据驱动的粗粒度可重构体系结构的多项式放置算法
机译:基于集群的架构,时序驱动打包和FPGA时序驱动布局
机译:用于BLAST算法的基于脉动阵列的FPGA并行架构
机译:粗粒电网架构FPGA架构面向区域的放置算法