...
机译:减少流水线电路面积的多时钟周期路径和时钟调度
Department of Communications and Integrated Systems, Tokyo Institute of Technology, Tokyo, 152-8550 Japan;
pipelined circuits; multi-clock cycle paths; clock scheduling;
机译:一种计算包含多时钟周期路径的半同步电路的最小时钟周期的算法
机译:降低半同步电路峰值功率的时钟调度方法
机译:降低半同步电路峰值功率的时钟调度方法
机译:多时钟周期路径和时钟调度的低面积流水线电路
机译:用于动态时钟和多时钟系统的高速结构。
机译:生物钟和细胞周期:相互连接的生物回路
机译:一种新颖的捕获安全检查方法,用于多时钟设计和具有延迟捕获电路的精度评估