机译:发射极耦合逻辑和源极耦合FET逻辑触发器最大工作频率的解析表达式
Research Center for Integrated Quantum Electronics, Hokkaido University, Sapporo-shi, 060-8628 Japan;
bipolar transistor; HBT; HEMT; digital circuit; propagation delay; flip-flop;
机译:源耦合FET逻辑(SCFL)分频器的解析切换频率表达式
机译:源耦合FET逻辑(SCFL)反相器的解析延迟表达式
机译:Si双极主从触发器触发电路中的最大工作频率
机译:基于动态源耦合逻辑的低功耗四态触发器的设计
机译:容错触发器设计用于超低功耗亚阈值逻辑。
机译:更正:结合最大似然估计和Hennigian逻辑的四方分析能否克服植物序列序列数据中的长分支吸引?
机译:发射极耦合逻辑制造的模型优化方法
机译:双极ECL / EFL(发射极耦合逻辑/发射极 - 跟随器 - 逻辑)电路的延迟建模