机译:在130nm CMOS工艺中由于栅极氧化物过应力而导致的自举技术导致开关电容器电路的电路性能下降
Nanoelectronics and Gigascale Systems Laboratory, Institute of Electronics, National Chiao-Tung University, Hsinchu, Taiwan, R.O.C.;
Nanoelectronics and Gigascale Systems Laboratory, Institute of Electronics, National Chiao-Tung University, Hsinchu, Taiwan, R.O.C.;
gate-oxide reliability; sample-and-hold amplifier; dielectric breakdown; bootstrapped switch; switched-capacitor circuit;
机译:在130nm CMOS工艺中由于栅极氧化物过应力而导致的自举技术导致开关电容器电路的电路性能下降
机译:克服由于CMOS电路老化而导致的性能下降的自适应技术
机译:高性能CMOS IBM S / 390并行企业服务器G4微处理器的电路设计技术
机译:在130 nm CMOS工艺中由于栅极氧化物过应力而导致的采样保持放大器的电路性能下降
机译:采用低功率开关电容技术的CMOS模拟和射频集成电路设计
机译:平面外单环解耦CMOS-MEMS陀螺仪的基于寄生不敏感开关电容感应电路的失调抵消
机译:130-nm CmOs工艺中由于栅极氧化过压引起的采样和保持放大器的电路性能下降