演算器アレイを拡張する細粒度時分割機構

摘要

We have previously proposed Linear Array Pipeline Processor (LAPP) which can map an inner loop of conventional VLIW codes onto Function Unit (FU) array and use minimum required FUs to exploit performance per watt. However, by this structure, LAPP has a constraint that the maximum codes to be mapped define the number of FUs. Though a large number of FUs can be predetermined, it will consequently prevent the power, area and performance balance. To solve this problem, we propose a fine-grained time sharing mechanism to extend the FU array of LAPP, to remove from the physical constraint due to the limited size of FU array. We evaluate the performance, power consumption and area of the extended LAPP. The results indicate that the extended LAPP executes about 6-fold faster than the baseline LAPP. The performance per area is increased by 16 % and the performance per watt is reduced by 20 % accordingly.%我々は一般的な機械語命令を演算器アレイに写像して高い効率で実行する線形アレイ型アクセラレータLAPPを提案している．演算器アレイに対して命令列からデータパスを構成し，実行時には不要なユニットは停止させることによって，高い性能と良好な電力効率を両立している．LAPPではスループットを高めるために1演算器に1命令を固定して割り当てるという制約上，演算器数を越える命令列を高速実行できなかった．加えて演算器アレイの演算器数は想定される最大の命令数から決定するため演算器の利用効率が低く面積当たり性能は低かった．本稿では演算器アレイを拡張する細粒度時分割機構を提案する．本機構によって物理制約を超える命令列の高速実行を実現する．シミュレーションにより，回路規模や性能，電力の観点から定量的な評価を行った．画像処理を対象とした評価の結果，従来高速実行できなかった命令列を最大6倍高速化し，従来手法と比べ電力当たり性能の低下を20％に抑えつつ，面積当たり性能を最大16％向上させることができた．