Josephson-CMOSハイブリッドメモリのアクセスタイムのアドレス依存性の測定

摘要

We have been developing a Josephson-CMOS hybrid memory, which enables sub-nanosecond access time. In our previous study, we obtained the access time of about 1.38 ns for particular memory address in a 64 kbit hybrid memory system. In this study, we implemented a hybrid memory with a bit-serial input port for the memory address using SFQ circuits in order to measure the access time of arbitrary memory address. We designed a 64 kbit hybrid memory system using a 0.18 μm CMOS process and ISTEC 2.5 kA/cm~2 Nb process. The access time was measured directly by an SFQ time-to-digital converter. We measured the access time of the hybrid memory for seven different addresses. Measured access times were ranging from 1.43 to 1.47 ns depending on the position in the memory cell array. The results agree well with the simulation results taking account the wire delay of the memory system.%SFQ回路のハイエンド情報機器への応用を目的として、SFQ回路の高速性とCMOS回路の高集積性を融合したJosephson-CMOSハイブリッドメモリが検討されている。本研究では、任意のアドレスの選択が可能な64kbitハイブリッドメモリを試作し、SFQ遅延時間測定回路を用いてメモリのアクセスタイムのアドレス依存性を測定した。開発したハイブリッドメモリシステムでは、SFQ回路を用いたビットシリアルのアドレス入力ポートを設けることで任意のアドレスへのアクセスを可能とした。試作には、Rohm 0.18μmプロセスならびにISTEC 2.5kA/m~2Nbプロセスを用いた。実験により7通りのメモリアドレスに対してアクセスタイムを測定した。測定されたアクセスタイムは1.43-1.51nsとなり、シミュレーションと近い結果を得た。