トランジェントグリッチエネルギーを低減するパワーゲーテイングの回路方式の検討

摘要

In fine-grain power gating which performs cell-by-cell power gating (PG) , energy overhead consumed at sleep-in and sleep-out becomes a problem. It has been reported that energy consumption due to transient-glitch which occurs at the sleep-out occupies the large share in the whole energy dissipation. This paper proposes a novel PG circuit scheme to reduce transient-glitch energy. Reduction of transient-glitch energy leads to shortening the Break Even Cycle (BEC) which is the minimum idle cycles required to get energy saving in fine-grain PG. We evaluated BEC by applying the proposed scheme. Circuit simulations were performed using the cell library of the e-Shuttle 65nm process technology. Results have demonstrated the BEC is reduced by 31% in ALU and by 39% in Multiplier at 25 degrees C by applying our scheme. Reduction in BEC gives the benefit that energy reduction can be obtained at shorter idle cycles.%論理セル単位でパワーゲーテイング（Power Gating，以下PG）を行う細粒度PGでは、スリープ状態への移行時と復帰時に消費するエネルギーオーバーヘッドが問題となる。特に復帰時に発生するトランジュントグリッチによるエネルギーが、全体のエネルギーオーバーヘッドに占める割合が大きいことが知見として得られている。そこで本論文ではトランジェントグリッチエネルギーを低減するPG回路方式を提案し、細粒度PGによるリーク電力削減効果の向上を図る。回路シミュレーションを実行する上でe-Shuttle社の65nmプロセスのセルライプラリを使用し、PGによるエネルギー削減効果が現れるスリープサイクル数（Break EvenCycle，以下BEC）を検出することで、評価を行った。温度25℃で解析した結果、全てのセルにGND側のPSに適用した場合と提案方式を適用した場合を比較して、BECがALUでは約31％、乗算器では約39％減少していることが分かった。この結果から、本提案方式を適用すると、スリープ期間が短い場合でもPGによるエネルギー削減効果が得られることが明らかとなった。