細粒度パワーゲーテイングを適用した清算モジュー・ルの構成方式に関する研究

摘要

High speed power gating techniques axe useful for reducing leakage power by functional units of CPU core. This paper presents a design and implemetation of functional units on a MIPS R3000 processor with the Row-based power gating technique. Compared with the cell-based power gating technique, which is implemented in our previous work - Geyser-1, the row-based power gating technique can achieve shorter Break-Even time but at a cost of a slightly longer wake-up latency. The post-layout simulation with a benchmark program, JPEG Encoder, shows that with Row-based power gaitng, the leakage power of 4 functional units on MIPS R3000 can be reduced by 28% at 25C; on the other hand, with row-based power gaitng the leakage can be reduced by 26%.%CMOS回路の微細イヒに伴うリーク電力の増大に対応するために，我々の研究室は共同研究として細粒度のランタイムパワーゲーテイングを実現したMIPS R3000 CPU Geyser-1を試作した．本研究では，細粒席パワーゲーテイングの実装方式に注目しGeyser-1で適用されたCell-Based型とRow-Based型の両実装方式をGeyser-1の4つの演算回路に通用し，Geyser-1におけるリーク電力の削減効果等を解析，比重交した．評価の祐果，実装面指はRow-Based型がCell-Based型に比べ約半分以下と優れていることがわかったが，wake-up遅延ではCell-Based型が約3ns以下と短く，対してRow-Based型は回路規模の大きい除算器で4.6nsと長かった．リーク電力削減可能となるスリープ時間の分岐点，Break Even Time（BET）はRow-Based型実装方式がCell-Based型実装方式に比べて短かった．また，25℃でJPEGエンコードを処壬里させた場合，Cell-Based型は26％，Row-Based型では28％のリーク電力削減が達成できたが，高温ではトランジュントグリヅチの影響を受け，Cell-Based型の方がリーク電力削率が優れていることが分かった．