...
机译:正反馈MOS电流模式逻辑中的功率-延迟-面积-噪声裕度折衷
MOS logic circuits; SPICE; current-mode logic; integrated circuit noise; logic design; logic gates; low-power electronics; CMOS process; SPICE simulation; VLSI design; circuit analysis; gate delay; positive feedback source-coupled logic gates; positive-feedback MOS c;
机译:伪CMOS TFT逻辑电路的噪声容限,延迟和功率模型
机译:低延迟功率乘积电流模式多值逻辑,用于延迟不敏感的数据传输机制
机译:优化纳米CMOS逻辑单元以实现低功耗,低能耗和噪声容限
机译:打破功耗延迟的折衷方案:以降低的电源电压工作的低功耗高速MOS电流模式逻辑电路设计
机译:低功耗FinFET逻辑电路和架构的延迟/功率建模和优化技术。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:打破功耗延迟的折衷方案:设计低电源电压的低功耗高速MOS电流模式逻辑电路