机译:无功系统通过缩径法机械生成故障树Ⅰ:组合电路
School of Computer Science, University of Manchester, Oxford Road, Manchester M13 9PL, UK;
FBK-IRST, Via Sommarive 18, Povo, 38123 Trento, Italy;
Fault tree analysis; Fault injection; Retrenchment; Mechanical fault tree synthesis; Combinational circuits;
机译:通过缩回为反应堆系统自动生成故障树的I:组合电路
机译:通过缩减II通过机械方式生成无功系统故障树:时钟和反馈电路
机译:通过缩减Ⅱ的无功系统故障树的机械生成:时钟和反馈电路
机译:裁员,以及静态,动态和循环系统的故障树生成
机译:测试生成和评估CMOS VLSI电路中的桥接故障。
机译:基于极限学习机的模拟电路故障检测测试生成算法
机译:通过裁员机械生成反应系统的故障树I:组合电路
机译:容错系统中的潜在故障和覆盖。一种用于辅助测试生成的VLsI CmOs电路设计技术