首页> 外文期刊>Elektronika >Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS
【24h】

Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS

机译:使用GALS型结构减少FPGA系统中的电磁干扰辐射

获取原文
获取原文并翻译 | 示例
获取外文期刊封面目录资料

摘要

The paper presents results of research work concerning application of Globally Asynchronous Locally Synchronous (GALS) structures for reducing electromagnetic (EM) disturbances generated by Field Programmable Gate Arrays (FPGA-s). Applying the GALS-based approach, and a multiphase clock signal results in significant reduction of power of disturbances generated by a programmable structure. It was theoretically proved, that in a circuit controlled by an N-phase clock power of emitted disturbances can be reduced up to N times. Results of experiments, which are also presented, conform well with results of theoretical analysis.%W artykule zaprezentowano wyniki badań dotyczących wykorzystania struktur globalnie asynchronicznych-loklanie synchronicznych (GALS) do redukcji emisji zaburzeń elektromagnetycznych emitowanych przez układy rekonfigurowalne FPGA. Wykorzystanie struktur GALS oraz wielofazowego sygnału zegarowego umożliwia znaczącą redukcję mocy zaburzeń emitowanych przez układy rekonfigurowalne. Analiza teoretyczna wskazuje, że dzięki zastosowaniu zegara N-fazowego do sterowania struktury, moc zaburzeń może być zredukowana N-krotnie. Praktyczne pomiary potwierdziły poprawność rozważań teoretycznych, dotyczących skuteczności zaproponowanej metody.
机译:本文介绍了有关应用全球异步局部同步(GALS)结构以减少现场可编程门阵列(FPGA-s)产生的电磁(EM)干扰的研究成果。应用基于GALS的方法和多相时钟信号可显着降低可编程结构产生的干扰功率。从理论上证明,在由N相时钟控制的电路中,发射干扰的功率最多可降低N倍。还提供了实验结果,与理论分析结果非常吻合。%本文介绍了使用全局异步结构-同步定位(GALS)来减少可重构FPGA发射的电磁干扰的发射的研究结果。使用GALS结构和多相时钟信号可以大大降低可重构系统发出的干扰的功率。理论分析表明,通过使用N相时钟控制结构,可以将干扰功率降低N倍。实际测量证实了有关所提方法有效性的理论考虑是正确的。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号