High resolution intelligent cyclic A/D converters with Iow resolution internal feedback D/A converters

摘要

The paper presents a new idea of simplification of the architecture of so called intelligent cyclic A/D converters which enables the significant decreasing of resolution of internal feedback D/A sub-converters employing in the intelligent cyclic A/D converters. The motivation to work on this problem results from earlier difficulties in design of a precise high-resolution feedback D/A sub-converter in practical implementation of the intelligent cyclic A/D converter as an integrated circuit in CMOS technology. The modifications suggested in the paper simplifies the architecture of the intelligent cyclic A/D converters and, in consequence, diminishes significantly size, production costs, and power consumption of the intelligent cyclic A/D converters manufactured as integrated circuits or their parts. Simultaneously, the proposed solution improves the performance of the intelligent cyclic A/D converters, among others increasing achievable values of the effective number of bits of converters. Basic particularities of operation of the modified intelligent cyclic A/D converters were studied in simulation experiments, which illustrates potential benefits of the proposed modifications. Results of selected simulation experiments are presented and discussed in the paper.%Artyku? przedstawia now? koncepcj? uproszczenia architektury tak zwanych inteligentnych cyklicznych przetworników analogowo-cyfrowych (A/C), która umo?liwia znacz?ce zmniejszenie rozdzielczo?ci wewn?trznych przetworników cyfrowo-analogowych (C/A) wykorzystywanych w p?tli sprz??enia zwrotnego inteligentnych cyklicznych przetworników A/C. Przyczyn? zaj?cia si? t? tematyk? by?y trudno?ci w skonstruowaniu precyzyjnego wewn?trznego przetwornika C/A o wysokiej rozdzielczo?ci podczas praktycznej realizacji inteligentnego cyklicznego przetwornika A/C w postaci uk?adu scalonego w technologii CMOS. Proponowane w artykule modyfikacje upraszczaj? architektur? inteligentnych cyklicznych przetworników A/C i w konsekwencji zmniejsza znacz?co rozmiary, koszty produkcji i pobór mocy inteligentnych cyklicznych przetworników A/C produkowanych jako uk?ady scalone lub ich cz??ci. Jednocze?nie, zaproponowane rozwi?zanie polepsza parametry inteligentnych cyklicznych przetworników A/C, mi?dzy innymi zwi?kszaj?c osi?galne warto?ci efektywnej liczby bitów przetworników. Podstawowe w?a?ciwo?ci pracy inteligentnych cyklicznych przetworników A/C zosta?y zbadane za pomoc? eksperymentów symulacyjnych, które ilustruj? potencjalne korzy?ci proponowanych modyfikacji. W artykule przedstawiono wyniki wybranych eksperymentów symulacyjnych.