机译:FPGA中OpenCL的SDK
机译:使用Altera SDK for OpenCL开发FPGA所需的BSP端口
机译:可以使用OpenCL开发Altera FPGA Stratix V的FPGA OpenCL概述和应用示例
机译:使用Altera SDK for OpenCL加速k-Means算法
机译:FPGA的实时3D重建:一个评估Altera OpenCL SDK性能,面积和可编程性折衷的案例研究
机译:使用面向OpenCL的Intel FPGA SDK加速k最近邻和SRAD算法
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:内存控制器墙:用于OpenCL内存接口的英特尔FPGA SDK基准测试