机译:位/数字串行架构中样本字长的下限
Dept. of Electr. Eng., Korea Adv. Inst. of Sci. & Technol., Seoul, South Korea;
VLSI; computer architecture; digital signal processing chips; bit/digit serial architectures; critical cycle; feedback loops; sample word length; schedule; systematic procedure;
机译:欧拉自动机中重设单词长度的下界
机译:最短认真同步字的长度的下界
机译:避免模式的均等长度单词数的指数下限
机译:欧拉自动机中重设单词长度的下界
机译:低功耗数字串行和比特串行DSP系统。
机译:使用串行和离散数字命名来解构单词阅读过程
机译:欧拉自动机中重设单词长度的下界
机译:数字串行处理体系结构设计的系统方法