CMOS sense amplifier-based flip-flop with two N-C/sup 2/MOS output latches

Jin-Cheon Kim; Young-Chan Jang

首页> 外文期刊>Electronics Letters >CMOS sense amplifier-based flip-flop with two N-C/sup 2/MOS output latches

【24h】

CMOS sense amplifier-based flip-flop with two N-C/sup 2/MOS output latches

机译：具有两个N-C / sup 2 / MOS输出锁存器的基于CMOS读出放大器的触发器

获取原文

获取原文并翻译 | 示例

获取外文期刊封面目录资料

开具论文收录证明 >>

文献代查 >>

文献数据库（团队版） >>

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

By replacing the NAND SR latch at the output stage of a conventional sense amplifier-based flip-flop (SAFF) by two N-C/sup 2/MOS latches, the operating speed of the flip-flop is enhanced by 63%, and the power-delay-product is reduced by 28%.

机译：通过用两个NC / sup 2 / MOS锁存器替换传统的基于感测放大器的触发器（SAFF）的输出级上的NAND SR锁存器，该触发器的工作速度提高了63％，功率降低了延迟产品减少了28％。

著录项

来源
《Electronics Letters》 |2000年第6期|P.498-500|共3页
作者
Jin-Cheon Kim; Young-Chan Jang;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 eng
中图分类无线电电子学、电信技术;
关键词

相似文献

外文文献
中文文献
专利

1. Min-Delay Margin/Error Detection and Correction for Flip-Flops and Pulsed Latches in 10-nm CMOS [J] . Pascal A. Meinerzhagen, Sandip Kundu, Andres Malavasi, . 2019,第9期

机译：最小延迟边距/错误检测和触发器和脉冲闩锁在10-NM CMOS中的校正
2. Design-for-Test Techniques for Opens in Undetected Branches in CMOS Latches and Flip-Flops [J] . Zenteno Ramirez A., Espinosa G., Champac V. IEEE transactions on very large scale integration (VLSI) systems . 2007,第5期

机译：CMOS锁存器和触发器中未检测到的分支中的开路的测试设计技术
3. Comments on "New single-clock CMOS latches and flip-flops with improved speed and power savings" [J] . Blair G.M. IEEE Journal of Solid-State Circuits . 1997,第10期

机译：关于“新型单时钟CMOS锁存器和触发器具有更高的速度和节能性”的评论
4. A sense amplifier-based CMOS flip-flop with an enhanced output transition time for high-performance microprocessors [C] . Jin-Cheon Kim, Sang-Hoon Lee . 1999

机译：基于感测放大器的CMOS触发器，具有增强的输出转换时间，适用于高性能微处理器
5. Single-Event Upset Technology Scaling Trends of Unhardened and Hardened Flip-Flops in Bulk CMOS [D] . Gaspard, Nelson J., III. 2017

机译：批量CMOS中未硬化和硬化触发器的单事件翻转技术缩放趋势
6. CMOS Current Feedback Operational Amplifier-Based Relaxation Generator for Capacity to Voltage Sensor Interface [O] . Ladislav Polak, Roman Sotner, Jiri Petrzela, 2018

机译：基于CMOS电流反馈运算放大器的弛豫发生器用于电压传感器接口
7. A Low-Power High-Speed Sense-Amplifier-Based Flip-Flop in 55 nm MTCMOS [O] . Heng You, Jia Yuan, Weidi Tang, 2020

机译：35 nm MTCMOS中基于低功耗的高速感测放大器的触发器

CMOS sense amplifier-based flip-flop with two N-C/sup 2/MOS output latches

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅