Comment implanter une interface mémoire DDR dans un FPGA faible coût

摘要

L'intégration d'un contrôleur pour mémoire DDR dans un FPGA nécessite une gestion rigoureuse des contraintes de temps. Lattice nous explique le bénéfice apporté par l'intégration d'une logique adaptée aux applications DDR dans les blocs d'entrée-sortie de ses FPGA économiques.