Neues Stratix-FPGA ermöglicht erweitertes ASIC-Prototyping

摘要

Rund 20 % mehr Logikelemente als das bisherige Spitzenmodell der Stratix-IV-Serie EP4SE680 weist das neue FPGA EP4SE820 aus dem Hause Altera auf. Damit werden insbesondere ASIC-Prototyping und -Emulation verinfacht.rnDas in einem TSMC-40-nm-Prozess gefertigte FPGA Stratix IV EP4SE820 weist 820 000 Logikelemente (LE) auf und übertrifft das Spitzenmodell Vir-tex-6 XCE6VLX760 vom Wettbewerber Xilinx um rund 60 000 LEs.