机译:在65nm CMOS技术中考虑栅极泄漏电流的2个VDD耐压电源轨ESD钳位电路设计
Electrostatic discharge (ESD); gate leakage; mixed-voltage input/output (I/O); silicon-controlled rectifier (SCR);
机译:2个$ times $ VDD耐压电源轨ESD钳位电路的新设计,用于采用65 nm CMOS技术的混合电压I / O缓冲器
机译:纳米CMOS技术中考虑栅极泄漏的电源轨ESD钳位电路设计
机译:具有二极管串ESD检测功能的电源轨ESD钳位电路,可克服40nm CMOS工艺中的栅极漏电流
机译:在65nm低压CMOS工艺中考虑栅极泄漏电流的电源轨esd钳位电路的设计
机译:超薄氧化物CMOS技术中的模拟集成电路设计,具有显着的直接隧穿感应栅极电流。
机译:用于CMOS /纳米级忆阻器协同设计的小面积紧凑型CMOS仿真器电路
机译:65-NM CMOS工艺中的新型静电触发电源轨ESD钳电路的设计