首页> 外文期刊>Electrical Design News >Modular logic analyzer meets high-performance-memory-bus test requirements
【24h】

Modular logic analyzer meets high-performance-memory-bus test requirements

机译:模块化逻辑分析仪满足高性能内存总线测试要求

获取原文
获取原文并翻译 | 示例
       

摘要

Serial-bus architectures have been unable to make inroads into parallel buses' turf in some important applications, including high-speed memory. With the exception of the FBDIMM (fully buffered dual-in-line memory-module) bus, all DDR buses continue to be parallel structures. Although they are narrower than parallel buses that provide equal throughput, serial buses dissipate more power and thus more heat.
机译:串行总线体系结构在某些重要应用(包括高速内存)中无法侵入并行总线的领域。除了FBDIMM(全缓冲双列直插式内存模块)总线以外,所有DDR总线均继续为并行结构。尽管它们比提供相等吞吐量的并行总线要窄,但串行总线耗散了更多的功率,因此散发了更多的热量。

著录项

  • 来源
    《Electrical Design News》 |2011年第8期|p.16|共1页
  • 作者

    Dan Strassberg;

  • 作者单位
  • 收录信息 美国《科学引文索引》(SCI);
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

  • 入库时间 2022-08-18 00:29:58

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号