首页> 外文期刊>Electrical Design News >SURPASSING THE BANDWIDTH LIMITATIONS OF CACHE-BASED PROCESSING ARCHITECTURES
【24h】

SURPASSING THE BANDWIDTH LIMITATIONS OF CACHE-BASED PROCESSING ARCHITECTURES

机译:超越基于缓存的处理体系结构的带宽限制

获取原文
获取原文并翻译 | 示例
       

摘要

AS BANDWIDTH INCREASES AND SECURITY THREATS EVOLVE, NETWORK INFRASTRUCTURES MUST SUPPORT 10 AND 40 GBPS OF THROUGHPUT, WITH DEEPER INTELLIGENCE.TRADITIONAL CACHE-BASED PROCESSORS DON'T SUIT USE IN DATA-PLANE PROCESSING ONCE IT SCALES TO MILLIONS OF FLOWS PER SECOND. AN ALTERNATIVE TIGHTLY COUPLES NETWORK FLOW PROCESSORS AND x86 CPU CORES.
机译:随着带宽的增加和安全威胁的发展,网络基础架构必须支持10到40英镑的吞吐量,并具有更深的智能性。基于传统CACHE的处理器仅在几秒钟内就不愿在数据平面处理中使用它。另一种紧密耦合的网络流程处理器和x86 CPU内核。

著录项

  • 来源
    《Electrical Design News》 |2011年第6期|p.3032-3436|共5页
  • 作者

    DANIEL PROCH;

  • 作者单位
  • 收录信息 美国《科学引文索引》(SCI);
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

  • 入库时间 2022-08-18 00:29:59

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号