机译:在可靠的嵌入式系统中应用时间触发架构:挑战与解决方案
Embedded Systems Laboratory, University of Leicester, University Road, Leicester LE1 7RH, UK;
time-triggered architectures; reliable embedded systems;
机译:应用调度程序测试用例技术验证多处理器定时触发的嵌入式系统中的调度程序实现
机译:采用两种“三明治延迟”机制来增强使用时间触发的协作架构的嵌入式系统的可预测性
机译:在采用时间触发软件架构的资源受限的嵌入式系统中,减少任务超限的影响
机译:分析事件触发和时间触发的体系结构,以构建可靠的嵌入式系统
机译:为嵌入式系统设计经济高效的安全处理器:原理,挑战和体系结构解决方案。
机译:FTT-MA:适用于时间敏感资源感知的AmI系统的灵活的时间触发中间件体系结构
机译:利用两种“三明治延迟”机制来增强使用时间触发的协作架构的嵌入式系统的可预测性