...
机译:VLIW处理器的体系结构设计与分析
Department of Electrical and Computer Engineering, University of California, Irvine, CA 92717, U.S.A.;
microprocessors; computer architecture; very long instruction word; instruction-level parallelism; performance evaluation; reduced instruction set computer; pipeline design;
机译:mAgic-FPU和MADE:可定制的VLIW内核和模块化VLIW处理器体系结构描述环境
机译:融合VLIW和矢量处理技术,形成简单的高性能处理器体系结构
机译:具有共享寄存器架构的VLIW统一精简指令集计算机/数字信号处理器处理器的指令调度和转换
机译:32位VLIW DSP处理器内核的微体系结构设计
机译:嵌入式VLIW处理器的互补编译器和体系结构功能。
机译:用于生物信号处理的神经记忆储层计算架构的设计和分析
机译:VLIW处理器的架构设计和分析
机译:先进的信息处理系统:陆军容错架构概念研究。第2卷:陆军容错架构设计和分析