机译:纳米互连设计中的近最佳Y路径延迟树
Bengal Engineering & Science University, Howrah, India;
机译:接近最优的基于树的接入网设计
机译:有用的时滞时钟设计的屏蔽互连延迟的硅后分析
机译:用于时钟树规划中的统计时序分析的互连延迟可变性计算的有效归约算法
机译:使用字母树的最小延迟互连设计
机译:深亚微米电路中设计指标的准确估算:RLC互连延迟和串扰感应功率。
机译:MicroarrayDesigner:用于近乎最佳的微阵列实验设计的在线搜索工具和存储库
机译:使用字母树的最小延迟互连设计
机译:具有接近最优查询时间的箱树和R树。