...
机译:具有工艺变化意识的区域有效负位线电压方案,用于提高纳米技术中SRAM的写入能力
Circuit Design Engineer Staff, LSI Technologies, Bangalore, India;
机译:利用瞬态负位线电压改善SRAM的写入能力
机译:具有交叉点数据感知写入字线结构,负位线和自适应读取操作时序跟踪的单端无干扰9T亚阈值SRAM
机译:具有45 nm CMOS技术的写辅助单元的促进的负位线SRAM
机译:基于电容耦合的瞬态负位线电压(Tran-NBL)方案,用于提高纳米技术中SRAM设计的写入能力
机译:低功耗和工艺变化感知型SRAM和Cache在SRAM电路,架构和组织中的设计容错能力。
机译:具有交叉点数据感知写字线结构,负位线和自适应读取操作时序跟踪的单端无干扰9T亚阈值SRAM