...
机译:混合进位超前/进位选择加法器的设计
Boolean functions; CMOS logic circuits; VLSI; adders; carry logic; high-speed integrated circuits; logic design; 56 bit; Boolean functions; dynamic logic style; general architecture; group carry generators; group carry propagates; high-speed hybrid adder; hybrid carry;
机译:递归进位超前/进位选择混合加法器
机译:功率延迟高效的基于混合提前携带/携带选择的冗余二进制至二进制补码转换器
机译:高速宽词混合并行前缀/运载选择和跳过加法器的设计
机译:具有可重构性的混合进位超前/进位选择加法器的设计方法
机译:FARHAD:用于高性能处理器的容错功率感知混合加法器。
机译:量子点元胞自动机中高效全加器的设计
机译:基于测量的量子进位前沿加法器的电路设计
机译:定期,区域有效的Carry-Lookahead加法器