...
机译:减少比例CMOS电路泄漏的有效控制点插入技术
CMOS logic circuits; circuit simulation; leakage currents; logic design; logic gates; low-power electronics; CMOS logic circuits; ISCAS85 benchmark circuit; control point insertion technique; leakage current reduction; leakage power reduction; leakage reduction met;
机译:减少比例CMOS电路泄漏的有效控制点插入技术
机译:利用泄漏控制晶体管和多阈值CMOS技术设计低功耗CMOS电路
机译:基于通道晶体管的上拉/下拉插入技术,用于CMOS VLSI电路中的泄漏功率优化
机译:考虑闸门泄漏的尺度CMOS逻辑电路泄漏估计和还原技术
机译:纳米级CMOS电路中减少泄漏技术的性能折衷。
机译:降噪技术及其对光子计数CMOS图像传感器的缩放效果
机译:考虑漏路的标定CmOs逻辑电路的漏电估计和降低技术