...
机译:利用针对同时访问干扰的写辅助单元的45 nm双端口SRAM
Department of Electrical Engineering, National Tsing Hua University, Hsinchu , Taiwan;
Inverters; Layout; Power demand; Random access memory; Solid state circuits; Timing; Very large scale integration; Dual-port static random access memory (DP-SRAM); low supply voltage;
机译:具有抑制的公共行访问干扰的0.4 V 12T 2RW双端口SRAM
机译:1R / 1W SRAM单元设计可保持单元电流并节省面积,以防止同时进行读/写干扰访问
机译:稳定的2端口SRAM单元设计,可防止同时读取/写入干扰的访问
机译:写入辅助无干扰双端口SRAM的测试方法
机译:设计和分析稳健的可变性SRAM,以预测最佳访问时间,以实现未来纳米级CMOS的良率提高。
机译:二尖瓣置换术后房室型途径和节点途径的同时传导干扰:案例报告
机译:45nm双端口SRAM中的设计选择-8T,10T单端和10T差分
机译:sEU(单事件翻转)容忍存储器单元源自sRam中的sEU机制的基础研究(静态随机存取存储器)