...
机译:高速串行链路的线路编码方法
STMicroelectronics, Grenoble, France;
TIMA Laboratory, CNRS, INPG, Joseph Fourier University, Grenoble, France;
TIMA Laboratory, CNRS, INPG, Joseph Fourier University, Grenoble, France;
running disparity; dc-balance; baseline wander; line coding; clock data recovery; polarity bit inverted;
机译:用于高速串行链路的信号调节器:Leo Wong客观地了解了一些可用的串行链路替代方案,并讨论了选择合适的信令方案时应遵循的标准
机译:使用全串行编码器和解码器对2 / sup n /质数码进行高速全光码分多路复用系统的实验
机译:使用全串行编码器和解码器的2n质数码高速全光码分多路复用系统的实验
机译:高速串行链路的线路编码方法
机译:高速串行链路的有效测试方法
机译:Nomarski串行时间编码放大显微镜用于透明介质的高速对比增强成像
机译:高速串行链路信号完整性设计的反射预算方法