首页> 中文期刊> 《无线互联科技》 >基于FPGA硬件实现高斯随机数生成研究

基于FPGA硬件实现高斯随机数生成研究

         

摘要

在信息通信安全领域内,密钥的安全性直接影响公开加密算法的安全性,而密钥的安全性又与随机数的产生及其随机性能的优良息息相关,所以随机数的作用就变得非常的重要.文章基于FPGA硬件来实现高斯随机数生成,算法实现总体共分为两部分,第一部分采用Combined Tausworthe算法实现产生均匀分布的随机数序列;第二部分为Box Mulle算法,利用两组均匀分布的随机数通过转换来产生高斯随机数.产生的随机数的随机性表现良好.高斯随机数目前是应用最为广泛的一类随机数,所以对FPGA的高斯随机数生成器的研究具有非常重要的实际意义.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号