首页> 中文期刊> 《无线电工程》 >FPGA设计中时钟设计的探讨

FPGA设计中时钟设计的探讨

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

在FPGA设计过程中,稳定可靠的时钟是系统稳定可靠的重要条件.探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议.有利于FPGA设计人员在较短的时间内掌握FPGA时钟设计技术.

著录项

来源
《无线电工程》 |2007年第5期|62-64|共3页
作者
段有为;
展开▼
作者单位

中国电子科技集团公司第54研究所,河北,石家庄,050081;

展开▼
原文格式 PDF
正文语种 chi
中图分类通信理论;
关键词
FPGA; 时钟设计; 逻辑; 触发器;

相似文献

中文文献
外文文献
专利

1. FPGA设计中的跨时钟域问题 [J] . 俞帆 ,张伟欣 . 现代电子技术 . 2014,第007期
2. FPGA设计中的时序收敛与时钟切换 [J] . 梅建超 . 科技信息（学术版） . 2011,第001期
3. FPGA设计中的时序收敛与时钟切换 [J] . 梅建超 . 科技信息 . 2011,第001期
4. FPGA设计中的组合逻辑与时钟方案 [J] . Jennifer Stephenson . 世界电子元器件 . 2003,第009期
5. 探讨FPGA设计中的关键问题 [J] . 肖军 . 通信电源技术 . 2017,第001期
6. 基于门控时钟的数字IC低功耗设计技术探讨 [C] . 冷邦平 ,赵建明 . 第十五届全国半导体集成电路、硅材料学术会议 . 2007
7. 星基增强系统中的信号同步技术研究与FPGA设计 [A] . 刘胜 . 2015

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号