基于CPLD技术的数据采集系统研究

摘要

为实现基于PCI总线的数据采集,提出利用CPLD技术实现该数据采样系统的逻辑控制方法.采用原理图与VHDL语言相结合的方式设计出的采样控制器主要用于实现A/D的启动与停止、SRAM的读写控制及与CPU之间的握手逻辑等.实验过程及结果都表明,基于CPLD技术的ASIC设计能有效实现各信号的时序配合,解决延迟及消除竞争与冒险,工作稳定可靠,是实现高速图像采集系统的有力手段.