首页> 中文期刊> 《现代电子技术》 >基于Verilog的门级功耗建模及实际应用

基于Verilog的门级功耗建模及实际应用

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

对数字电路中的功耗产生机理进行了分析,根据此原理,利用Verilog硬件描述语言编写了一个门级功耗模型,并将他应用到3种不同结构的加法器中,分别测量其功耗,分析了功耗大小不同的原因.理论分析的结果与实际测量的结果是一致的,说明了该功耗模型的正确性.

著录项

来源
《现代电子技术》 |2004年第22期|65-6670|共3页
作者
邱丹;
展开▼
作者单位

南京理工大学,电光学院,江苏,南京,210094;

展开▼
原文格式 PDF
正文语种 chi
中图分类程序语言、算法语言;
关键词
功耗建模; 加法器; Verilog硬件描述语言; CMOS;

相似文献

中文文献
外文文献
专利

1. 基于Verilog-A的Sigma Delta系统行为级建模 [J] . 倪劼 ,姚建楠 . 计算机与现代化 . 2009,第002期
2. 基于verilog-A数控LC振荡器系统的行为级建模 [J] . 周郭飞 ,苏厉 ,金德鹏 . 半导体技术 . 2009,第4期
3. 基于Verilog-A的电荷泵锁相环行为级建模和模拟 [J] . 乔文浩 ,邹务金 . 微电子学与计算机 . 2003,第B12期
4. 基于双逻辑门级图形表示的功耗优化技术 [J] . 马雪娇 ,厉琼莹 ,张骏立 . 计算机辅助设计与图形学学报 . 2017,第003期
5. 基于寄存器传输级时钟门的低功耗设计 [J] . 杨影 ,肖莹莹 . 中国集成电路 . 2017,第008期
6. 基于仿真的可配置结构级Register File功耗建模 [C] . 张伟 ,丁鹤然 ,田光骥 . 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 . 2013
7. Verilog门级网表解析器 [A] . 罗春明 . 2009

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号