首页> 中文期刊>现代电子技术 >基于VHDL语言的卷积码编解码器的设计

基于VHDL语言的卷积码编解码器的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

卷积码是一种性能优良的差错控制编码.本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计 (2,1,6)卷积码编解码器的方法.仿真实验结果表明了该编解码器的正确性和合理性.

著录项

来源
《现代电子技术》|2005年第3期|63-65|共3页
作者
张建斌;
展开▼
作者单位

江苏技术师范学院,电信系,江苏,常州,213001;

展开▼
原文格式 PDF
正文语种 chi
中图分类调制技术与调制器、解调技术与解调器;
关键词
卷积码; 编解码器; VHDL; MAX+PlusⅡ;
入库时间 2022-08-18 03:31:39

相似文献

中文文献
外文文献
专利

1. 基于CPLD的卷积码编解码器的设计 [J] . 龙光利 . 微计算机信息 . 2007,第023期
2. 基于VHDL语言的卷积码和Viterbi译码的实现 [J] . 陶杰 ,王欣 ,张天辉 . 微型机与应用 . 2012,第016期
3. 基于EDA的卷积码编解码器实现 [J] . 张建斌 . 信息技术 . 2005,第002期
4. 基于VHDL语言的英文字母显示电路设计 [J] . 陆健 ,陆柳延 . 电子制作 . 2021,第023期
5. 基于VHDL语言的电子系统设计研究 [J] . 张甜 ,张帆 . 电子设计工程 . 2021,第017期
6. 基于VHDL语言的脉冲占空比可调电路设计与仿真 [C] . Huajin ZHAO ,赵华瑾 ,Lijun MA . Thirteenth Chinese Conference,SSTA 2011(第十三届中国系统仿真技术及其应用学术会议） . 2011
7. 基于VHDL语言的全同步数字频率计的设计与研究 [A] . 徐秀妮 . 2011

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号