基于CMOS电路的序列信号检测器的设计

摘要

序列信号检测器以其从串行数字信号流中识别出指定序列的功能为特色,被广泛应用在诸多技术领域.为进一步提高其电路的开关速度和可靠性、降低电路的静态功耗,采用模块化、层次化的设计思想,利用集成电路设计软件Tanner Pro中的S-edit设计一款"1111"序列信号检测器.采用静态CMOS逻辑门结构来实现器件功能,并用T-spice软件进行仿真验证.仿真结果表明,所设计的"1111"序列信号检测器,能够准确地在串行输入信号流中识别出"1111"序列,满足设计预期.