首页> 中文期刊>微处理机 >FPGA设计中优化时序的原则与方法

FPGA设计中优化时序的原则与方法

开具论文收录证明 >>

期刊封面封底目录下载 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

对数字电路而言,提高工作频率至关重要,因为更高的工作频率意味着更加强大的处理能力.以可编程逻辑设计基本原则之一的"面积与速度的平衡与互换原则"为指导思想,介绍了几种FPGA设计中通过消耗逻辑资源提高工作频率的设计思想和技巧.

著录项

来源
《微处理机》|2007年第3期|6-9,13|共5页
作者
林昌辉; 樊晓桠;
展开▼
作者单位

西北工业大学航空微电子中心,西安,710065;

西北工业大学航空微电子中心,西安,710065;

展开▼
原文格式 PDF
正文语种 chi
中图分类总体结构、系统结构;
关键词
现场可编程逻辑; 面积和速度; 时序约束; 逻辑复制;

相似文献

中文文献
外文文献
专利

1. 第三讲FPGA设计的基本原则、技巧与时序电路设计 [J] . . 世界电子元器件 . 2006,第009期
2. FPGA设计中的时序收敛与时钟切换 [J] . 梅建超 . 科技信息（学术版） . 2011,第001期
3. FPGA设计中的时序收敛与时钟切换 [J] . 梅建超 . 科技信息 . 2011,第001期
4. 静态时序分析在高速FPGA设计中的应用 [J] . 周海斌 . 电子工程师 . 2005,第11期
5. 用Verilog HDL进行FPGA设计的原则与方法 [J] . 祁晓磊 ,蔡学良 ,孙德玮 . 电子测试 . 2008,第003期
6. FPGA设计中加速时序收敛的方法研究 [C] . 常晓剑 ,王忆文 . 2009四川省电子学会半导体与集成技术专委会学术年会 . 2009
7. 基于VTR的FPGA设计参数优化方法研究 [A] . 徐永豪 . 2020

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号