首页> 中文期刊>微处理机 >超高速8×8阵列式乘法器的研制和测试

超高速8×8阵列式乘法器的研制和测试

     

摘要

以多元逻辑电路(DYL)中的线性逻辑门为核心,构思体现这种基本逻辑结构特长的高速阵列式乘法器的结构原理以及该器件的测试方法,并获得了乘法时间小于IOns的乘法器,达到了我们预期的目标.该电路可以直接与TTL电路兼容使用.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号