从国际互联网下载基于VHDL的高级综合工具

摘要

高级综合(High Level Synthesis)是逻辑设计自动化领域的研究重点,这一技术的目标是使用IC系统的设计工作可以从高层次的行为描述开始,通过逻辑综合优化工具,自行产生低层次的门级结构描述。九十年代以来,高级综合的研究已有了丰硕的成果,VLSI系统的开发,进入专用集成电路(ASIC)和现场可编程门阵列(FPGA)为核心的阶段。商品化的第三代EDA工具中(例如:Candence,Mentor Graphics,Synopsys,View logic等)均带有各种综合软件包。