FPGA的分子动力学短程非键成力加速器设计与实现

摘要

FPGA传统RTL级别开发有着较高的编程难度和较长的设计时间,这限制了FPGA在分子动力学模拟中的应用。本文使用FPGA新一代编程方案HLS,基于Alevo U50板卡设计并实现了基于可重构计算平台硬件的分子动力学短程非键成力加速器,分别从粒子配对器设计优化、计算流水线设计等方面出发,设计具有高效率、低能耗的可重构计算方法。同时针对非键成力计算中存在的动态数据流,提出了HLS+HDL的设计方法,进而在极大缩减设计时间的同时保证加速器的性能。