静止图像压缩标准JPEG IP核的设计与实现

摘要

本文介绍了基于静止图像压缩标准JPEG基本模式的编码器软IP核的设计与实现。本设计采用适于VLSI实现的DCT算法结构,单周期实现Huffman编码,图像压缩过程流水线实现,达到高处理速率和高数据吞吐率。使用Design Compiler在SMIC0.18um CMOS单元库下综合,时钟频率可以达到125MHz,可处理每秒三十帧的1280*1024SXGA图像。本IP核可以方便地集成到诸如数码相机、手机以及扫描仪等各种应用中。