高速大容量FIFO缓冲存储器设计

摘要

为满足凹印制版设备嵌入式系统中大规模图像数据高速处理、传输和存储的需求,提出了一种新的集成FIFO结构缓冲存储器的设计方案。首先简要介绍了FIFO存储器的发展现状以及在设备嵌入式系统中的重要作用;然后对采用CPLD和SRAM集成FIFO存储器的方法进行了重点分析,其中包括系统硬件结构设计和基于VHDL语言的系统软件模块设计;最后利用quartusⅡ8.0硬件仿真工具进行FIFO的读写时序仿真和性能测试。实验结果表明,所设计的集成FIFO存储器传输速度高、存储容量大,具有较高的灵活性和可重构性。