退出
我的积分:
中文文献批量获取
外文文献批量获取
王曦; 王立德; 刘彪; 丁国君;
北京交通大学电气工程学院;
无触点化; SOC; 逻辑控制; IP核; CAN;
机译:掌握基于HDL描述的设计方法:实验中的逻辑电路设计研究 - 连接第三次HDL描述和CPLD①的终端
机译:通过HDL描述逻辑电路设计学习在实验中掌握设计方法:将逻辑电路写入第4个CPLD
机译:通过HDL描述掌握设计方法-通过实验学习逻辑电路设计:第4部分用CPLD编写逻辑电路
机译:基于CPLD的磁通压缩发生器启动时序控制模块设计
机译:查看基于时间逻辑使用情况统计信息的逻辑设计辅助系统
机译:通过机械控制模块组件对DNA折纸结构进行多态设计
机译:基于paL的CpLD多输出布尔函数逻辑综合的一种新方法
机译:基于VmE总线的智能多盘控制模块设计
机译:双处理器中复杂的可编程逻辑设备代码下载方法及其方法,当双处理器中的主机处理器的PIO端口不足时,可以通过从处理器的GPIO端口在CPLD中下载CPLD代码
机译:设计电路系统,扩展现有方法以评估电路设计的可行性,执行电路设计的可行性评估,完善电路设计的第一决策规则,形成电路设计的第二决策规则的方法电路设计,用于为多个预先设计的电路块组织设计者的经验数据,提高胶粘逻辑分配效率,并在设计块之间分配胶粘的多个逻辑元素,并分配胶粘逻辑以在集成电路设备设计中执行方案,转换特定于电路块的接口,选择电路收集器,设计一种包含使能设备测试以验证a正确操作的设备,并开发行为测试台,项圈接口和接口系统
机译:三值逻辑系统逻辑电路设计装置,三值逻辑系统逻辑电路设计方法以及三值逻辑系统逻辑电路设计程序
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。