一个PIC16C5X FPGA IP核设计与实现

摘要

本论文介绍了一个与PIC16C5X相兼容的FPGA IP核的设计和实现,分别讨论了IP核的体系结构、关键模块的设计、IP核的综合实现以及测试。论文着重介绍了指令数据流、复位系统、跳转指令和储存器的实现。论文还讨论了基于FPGA的IP核设计综合,通过对代码的优化省约资源提高速度,本设计只占用了678个LUT,最高频率达190MHz。论文最后介绍了IP核成功驱动数码管数字显示的测试。