基于FPGA的高精度PWM发生器设计与实现

摘要

本文介绍了基于FPGA的高精度PWM发生器的设计方法和流程。本课题采用了自行设计的高速时序比较器,并对RTL级电路进行逻辑层优化和布局指导优化,最终实现了200MHz的时序收敛。整体设计通过了布局布线后仿真验证。本设计成功的应用到了一个电机控制器内部,实践表明本课题所提出的高精度PWM发生器设计方案是合理、有效的。