通用异步串行通信接口的IP核设计

摘要

面对基于传统IC芯片的微电子应用系统设计技术向基于知识产权核的片上系统SoC技术发展的趋势,以IP构件为基础的设计复用思想已经应运而生.通用异步串行通信接口因其可编程特性和高度兼容性,在各类MCU、MPU以及DSP芯片设计中得到了广泛的应用.本文介绍了一种以状态机为控制核心,内部带有16字节缓冲FIFO的通用异步串行通信接口IP核的设计.本设计采用VHDL语言描述,用FPGA实现并通过了仿真验证.