基于FPGA的扩频同步捕捉跟踪设计

摘要

在扩频通信中,接收端的参考伪随机序列码是否与接收的扩频码同步是能否正确解扩的关键。对伪随机序列同步原理、同步捕获正误、同步判决门限值及解扩时的竞争冒险进行了分析及方案设计;通过边沿捕捉、伪随机码自相关函数处理、虚警看门狗闭环模块协同作用,实现扩频码的精确同步与解扩。系统设计采用QuartusII、DSPBuilder与Simulink联合开发平台,可使用HDL语言设计创建IP,即时查看设计仿真结果,快速进行工程设计。