ISP逻辑器件采用逻辑图输入方式设计同步时序电路的标准形式

摘要

本文提出一种基于ISP逻辑器件使用逻辑图输入方式设计同步时序逻辑电路的标准形式。该形式电路结构是固定的，根据电路的逻辑功能在相应的输入端填入数据即可。该方法设计过程简单，概念清楚，易于掌握。